VHDL för konstruktion

Bokens mål är att lära ut VHDL, samt ge kunskap om hur man effektivt använder VHDL för att konstruera elektroniksystem med dagens utvecklingsverktyg. Boken innehåller många exempel som bl.a. också åskådliggörs med flera olika leverantörers syntesprogram, Synopsys, Mentor Graphics, Synpli [...]
Visa längre beskrivning

Bokens mål är att lära ut VHDL, samt ge kunskap om hur man effektivt använder VHDL för att konstruera elektroniksystem med dagens utvecklingsverktyg. Boken innehåller många exempel som bl.a. också åskådliggörs med flera olika leverantörers syntesprogram, Synopsys, Mentor Graphics, Synplicity samt ViewLogic.

Boken innehåller allt från grundläggande teoretisk genomgång av VHDL till avancerade tips om effektiva kodningstekniker/metoder för syntetiserbar VHDL-kod. Syntesresultatet (logiken) som respektive VHDL-kommando genererar förklaras såväl vid genomgång av syntaxen som i de många exemplena. Boken innehåller också kapitel om tillståndsmaskiner, testbänkar, konstruktionsmetodik, syntes, övningsuppgifter och laborationer med lösningsexempel.

I denna, den fjärde upplagan, har förutom utökad teoretisk genomgång av VHDL, även den senaste standarden VHDL-2001 inkluderats. Sakregistret har förbättrat markant. Dessutom har utförligare förklaringar samt exempel på konstruktionsmallar, tips i VHDL-konstruktion och många mindre förbättringar inkluderats.

Till boken finns en webbplats med facit till laborationerna samt länkar till programvara för att simulera, syntetisera och köra Place and Route till Xilinx eller Altera.

Fjärde upplagan

E-boken baseras på den tryckta utgåvan från 2003.